DIALOG(R)File 352:Derwent

(c) 2000 Derwent Info Ltd. All rts. reserv.

004609486

WPI Acc No: 1986-112830/198617

Related WPI Acc No: 1992-088395; 1994-015454

XRAM Acc No: C86-048360 XRPX Acc No: N86-083213

Non-single crystalline semiconductor device - have semi-amorphous semiconductor layer on substrate including side by side regions of higher and lower microcrystallinity and conductivity

Patent Assignee: YAMAZAKI S (YAMA-I); SEMICONDUCTOR ENERGY LAB (SEME);

NAGATA Y (NAGA-I)

Inventor: NAGATA Y; YAMAZAKI S

Number of Countries: 002 Number of Patents: 006

Patent Family:

Patent No	Kind	Date	Applicat No	Kind	Date	Week	
US 4581620	Α	19860408				198617	В
JP 57013777	Α					198617	
JP 62216271	Α	19870922				198743	
US 34658	E	19940712	US 81237609	Α	19810224	199427	
	*		US 81278418	Α	19810629		
			US 92826472	Α	19920127		
JP 6326311	Α	19941125	JP 8088974	A	19800630	199508	
			JP 86296166	Α	19800630		
			JP 94103284	Α	19800630		
JP 6326313	Α	19941125	JP 8088974	Α	19800630	199508	
			JP 86296166	Α	19800630		
			JP 94103285	Α	19800630		

Priority Applications (No Type Date): JP 8088974 A 19800630; JP 86296166 A 19860404; JP 94103284 A 19800630; JP 94103285 A 19800630

Patent Details:

Patent No	Kind Lan P	g Main IPC	Filing Notes
US 4581620) A	21	
US 34658	E	21 H01L-029/04	CIP of application US 81237609
			CIP of patent US 4409134
			Reissue of patent US 4581620
JP 6326311	Α	7 H01L-029/784	Div ex application JP 8088974
			Div ex application JP 86296166
JP 6326313	Α	7 H01L-029/784	Div ex application JP 8088974
			Div ex application JP 86296166

Abstract (Basic): US 4581620 A

Semiconductor device comprises a nonsingle crystal semiconductor layer (7) formed on a substrate having (a) a first region (S1) of primarily semiamorphous first semiconductor; and (b) a second region (52) of primarily semiamorphous second semiconductor that is more microcrystalline and has higher conductivity than the first region; formed laterally side by side on the substrate.

USE/ADVANTAGE - The device may consist of multiple photoelectric conversion elements formed side-by-side on the substrate (claimed) or multiple MIS transistors formed side-by-side on the substrate (claimed), or forms a photo memory. It may be a bipolar transistor or diode with a pi pin or ni junction in the layer. Devices have higher integration density than conventional

non-single crystalline devices, and photoelectric devices have a higher conversion efficiency. Dwg.1/7

Title Terms: NON; SINGLE; CRYSTAL; SEMICONDUCTOR; DEVICE; SEMI; AMORPHOUS; SEMICONDUCTOR; LAYER; SUBSTRATE; SIDE; SIDE; REGION; HIGH;

LOWER; MICRO; CRYSTAL; CONDUCTING

Derwent Class: L03; U12; U13; U14; X15

International Patent Class (Main): H01L-029/04; H01L-029/784

International Patent Class (Additional): H01L-021/20; H01L-021/336;

H01L-027/12; H01L-027/14; H01L-029/78; H01L-031/04

File Segment: CPI; EPI

DIALOG(R)File 347:JAPIO

(c) 2000 JPO & JAPIO. All rts. reserv.

02299371

MIS TYPE SEMICONDUCTOR DEVICE

PUB. NO.:

62-216271 [JP 62216271 A]

PUBLISHED:

September 22, 1987 (19870922)

INVENTOR(s):

YAMAZAKI SHUNPEI

NAGATA YUJIRO

APPLICANT(s): YAMAZAKI SHUNPEI [000000] (An Individual), JP (Japan)

APPL. NO.:

61-296166 [JP 86296166]

FILED:

December 12, 1986 (19861212)

INTL CLASS:

[4] H01L-029/78; H01L-021/205; H01L-027/12

JAPIO CLASS:

42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD:R096 (ELECTRONIC MATERIALS -- Glass Conductors); R097

(ELECTRONIC MATERIALS -- Metal Oxide Semiconductors, MOS)

JOURNAL:

Section: E, Section No. 589, Vol. 12, No. 77, Pg. 35, March

10, 1988 (19880310)

ABSTRACT

PURPOSE: To form an isolation region easily by shaping a source region, a drain region and a channel forming region by a semi-amorphous semiconductor and forming the isolation region by an amorphous semiconductor.

CONSTITUTION: A source region, a drain region and a channel forming region are shaped by a semi-amorphous semiconductor, and an isolation region is formed by an amorphous semiconductor. Accordingly, density at recombination center is reduced by $1/10(\sup 2)-1/10(\sup 4)$ as $10(\sup 13)-10(\sup 16)\operatorname{cm}(\sup -3)$, and electric conductivity is increased by $10(\sup 4)-10(\sup 6)$ times as $10(\sup -6)-10(\sup -4).\operatorname{omega.cm}(\sup -1)$, and the semiconductor device is brought close to an ideal semiconductor, thus acquiring the value of $1-50.\operatorname{mu.m}$ under the intermediate state between 300 angstroms of AS and $-10(\sup 3).\operatorname{mu.m}$ of CS in the mobility of electrons and holes.

19日本国特許庁(JP)

⑪特許出顧公開

⑩ 公 開 特 許 公 報 (A)

昭62-216271

@Int_Cl_4

識別記号

庁内整理番号

❷公開 昭和62年(1987)9月22日

H 01 L 29/78 21/205 27/12

78 311 205 F-8422-5F 7739-5F 7514-5F

審査請求 未請求 発明の数 1 (全6頁)

❷発明の名称

M I S型半導体装置

②特 顧 昭61-296166

❷出 願 昭55(1980)6月30日

@特 願 昭55-88974の分割

舜 平

東京都世田谷区北烏山7丁目21番21号

勇二郎

市川市本菅野1丁目8番17号

⑪出 願 人 山 崎

舜 平

東京都世田谷区北烏山7丁目21番21号

明 編 急

1.発明の名称

HIS 型半導体装置

2.特許請求の範囲

ソース領域、ドレイン領域及びチャネル形成領域がセミアモルファス半導体より成り、アイソレイション領域がアモルファス半導体より成ることを特徴としたMIS 型半導体装置。

3.発明の詳細な説明

〔産業上の利用分野〕

本発明はアモルファス(非晶質)構造と結晶構造(単結晶、多結晶を含む)の中間の構造であって、自由エネルギ的に安定な第3の状態を有するセミアモルファス(以下SAS という)を利用した MIS 型半導体整置に関するものである。

(徒来の技術及びその問題点)

従来アモルファスシリコン半導体(以下ASという)はその原子問題離もランダムであり、かつその結晶学的な配位もランダムであることをもって定義されていた。

またこのあらゆる意味でのランダムであることにより、自由エネルギ的には結晶性半導体(CRYST ALLINE SBMICONDUCTOR 以下CSという)に比べて必ずしも安定であるとはいえず、またかかるAS中にはそのランダムのため化学的に他と結合をしていない即ち不対結合手が多数存在していた。この不対結合手は再結合中心となり、キャリアのライフタイムをきわめて小さくしてしまい、キャリアキラーとして最もその排除が期待されていまった。この不対結合手を除く方法として、最近水業またはハロゲンにより中和すること、即ち半導体が珪素であるとすると、

Si · + H · - Si - H

 $si \cdot + F \cdot \cdot \rightarrow si - F$

が知られている。シラン(SIE4)、四界化珪素(SIF4)またはその混合気体に対してグロー放電またはプラズマCVD 法を用いることにより作業された被膜は、再結合中心密度が水素・ハロゲンの添加のないASが10**~10**cm-3を再結合中心の密度として有するのに対し、10**~10**cm-3と10* ~10*

(2)

. i.

分の1にまでその再結合中心の密度を小さくできるものとして注目されている。

しかしかかる程度の密度は半導体としては十分なものではなかった。そのためASは半導体に適したものではなかった。本発明はかかる再結合中心の密度を10**~10**cn-**とさらに1/10**~1/10**とし、また電気伝導度は10-*~10-40cm-*と10**~10**借も増加させることができてさらに理想的な半導体に近づけたものであり、その結果、電子、ホールの移動度もASの300 人とCSの~10** μ m の中間状態の1~50μ m の値を得ることができた。

本発明は上記の性質を有したセミアモルファス 半導体をMIS 型半導体装置に応用することを目的 としたものである。

〔問題を解決するための手段〕

本発明はソース領域、ドレイン領域及びチャネル形成領域をセミアモルファス半導体で形成させアイソレイション領域をアモルファス半導体で形成させることにより、セミアモルファス半導体とアルファル半導体との電気伝導率の差により容易

(3)

ることにより正常な原子関距離を有し、かつその不対結合手を相殺してしまい、さらにその中和された状態を凍結してしまうというセミアモルファス半導体(SENI-AMORPHOUS SEMICONDUCTOR 即ちSAS という) に関するものである。

本発明は、半導体、例えば珪素において、

 $si \cdot + si \cdot \rightarrow si - si$

Si・ + SI-H → SI-Si+H・ ・ 等の反応を物理的に過電流により発生せしめ、ひいては不対結合手の密度を減少せしめることに加えて、かかる反応に伴う発熱によりショートレンジオーダにおいて賦子の再配列を促すことを特徴としている。

以下に本発明の実施例を示す。

(実施例)

・〔実施例1〕

この実施例は本発明を示し、かつSAS の製造原理・存在理論を主として述べたものである。

第1図はアモルファス構造の絶縁性基板(4)上に導体または半導体の電極(3)(Mという)を選択

にアイソレイション領域の形成が行なえるもので あり以下の特徴を有したものである。

本発明はセミアモルファス半導体(半非晶質) 構造を育する半導体として定義し、かかる半導体 と非晶質の半導体とを隣接せしめる半導体装置に 関して、かかる中間構造の半導体をセミアモルファス(以下SAS という)と、アモルファス半導体 (以下ASという)とを局部的に制御せしめ、特に SAS の伝導率をASの伝導率に比べて大きく有せし めることを特徴とする。

本発明はASに対し特定の遊路に対して電流特に パルス電流を光照射による光励起または加熱による 光照動起のエネルギとの併用で流すことに介 のの不対結合手による再結合中心を加熱 のの再結合によるかかる部所でのこの種からによる ののでである。 ののでである。 ののででである。 ののででである。 ののででである。 ののででである。 ののででである。 ののででのででいる。 ののででである。 ののででである。 のでででいる。 のででいる。 のででいる。 のででいる。 のででいる。 のでいる。 のでい。 のでいる。 のでい。 のでいる。 のでいる。 のでいる。 のでいる。 のでいる。 のでいる。 のでいる。 のでいる。 のでい。 のでいる。 のでい。 のでいる。 のでいる。 のでいる。 のでいる。 のでいる。 のでいる。 のでいる。 のでいる。 のでい。 のでいる。 のでいる。 のでい。 のでい。 のでい。 のでい。 のでい。 のでい。 のでい。 のでいる。 のでい。 のでい。 のでい

(4)

的にアモルファス構造にて形成し、さらに半導体(1)(半導体を総称してSという) 脚ちASまたはSAS という) および半透明の金属またはITO 等の透明電極の対抗電極(2)(以下Mという) の構成をさせたNSM 構造の総断固要を示している。

図園において本実施例は建業を主成分とした半 準体(1) に関するものであり、まずシラン(SIE4)、 SIF4、SIE1C12 等の建化物気体をグロー放電法ま たはプラズマCVD 法により0.1 ~10 pm、特に1 ~5 pmの厚さに形成した。半導体膜はスパッタ 法、真空霊者法、被圧CVD 法を用いてもよい。ま たAS GROHNの状態にてSAS を1~50%の量AS中に 混在させる、または100%SAS に近づける、または その一部をSAS にするには結晶化温度に比べて30 ~150 で低い温度である450 ~700 での温度で加 熱し、かつその雰囲気をHとHeとの混合状態、例 えばSIE4:10 ~30%、E2:0~10%、Be:90 ~60% を1~100MEzまたは1~10GHz の周波数の300M~ 3KM の出力を有する彼遅エネルギでプラズマ化すればよかった。Beは電響電圧がすべての原子中最

(5) .

も大きく、プラズマ状態の持続のためには、また 然伝導率が0.123Kcal/mHrCとネオン0.0398、アルゴン0.0140、窒素0.0206等に比べてすべての気体 元素中最も大きいので均熱反応をするためには特に重要であった。

本発明はさらにこのAS中でのSAS の存在確率を 向上して95%以上の機略100%のAS GROWNの半導体 にすることを目的としている。

さらにこの半導体を形成する工程の前後にて、 金属または不純物が多量にドープされた半導体の 電極さらにまたは不純物電極による電極(3)、(2) を真空蒸着法またはプラズマCVD 法または減圧CV D 法により形成して第1回の構造を得た。さらに この2つの電極に対し順方向に電圧を1.0 人/cm² ~5×10° 人/cm²の範囲にて100 秒特に0.01~2 秒間印加することにより電流特にパルス電流を流 した。

この電波は10~10PPのキャパシタに電荷を充電 し、それを放電して電極(3)。(2) 間に複数回印加 する方法を用いてもよい。

(7)

さらにこのASに対して金属性不純物であるAS、Sbの如きV値の不純物、Ga、Inの如きII値の不純物、Sn、Pbの如きV値の不純物を0.1~10モルガ例えば1.2 モル光添加したASの特性(10') に対しSAS 化の電流を挽すと曲線(13)、(14) を得ることができた。

このことよりかかるⅢ、Ⅳ、V債の金属性元素 はSAS を助長するための補助剤となっており、B、 Pの如き補助作用がみられない不純物とはまった く特性が異なっていた。

さらにかかる電気伝導度のSAS による増加をBS R(電子スピン共鳴) での不対結合手のスピン密度の測定結果より調べると、印加時間を0.1 秒(17)、0.5 秒(16)、2.5 秒(18)と変化させて加えると、第3図に示した如く、電流密度に対しすべて複減した曲線を得ることができた。

即ち、不対結合手がSAS 化により減少し、さらに電気伝導度が向上し、ひいてはキャリア参動度が10°~10°倍も向上していることが判明した。しかしこれらの半導体被膜を電子線回折像をとる

この時、ASは不能物をドープしない場合は電気 伝導度(以下々という)が10-*~10-** Qcm-1で あり、独縁性に等しい。しかしことに光照射をスポット状にて所定の部所に1 μ ψ ~ 1 mm ψ の大き さに10*LX 以上の限度で行うと、その部所での電 気伝導度 Øは10-*~10-*Qcm-*と10* 倍も増加す る。この光キャリアを利用するとこの部分のみ大 電流を渡すことができ、SAS とすることができ、 さらにその解接する周囲は電波が流れないためAS の構造を残置していることが判明した。

さらにこのSAS の特性に関しては、その一例を 示す。

第2図は電気伝導皮σを縦軸にLOGの座標にて 示し、横軸にその絶対温度を示している。

曲線(10)はASの電気伝導度特性であり、ASに $3 \times 10 \text{A/cm}^2 \times 10^3 \text{A/cm}^2 \times 0.5$ 秒間加えると、その曲線はそれぞれ(11)、(12) へと変化し、電気伝導度は室温にてASの 10^{-1} Ω cm $^{-1}$ に対して、 $10^{-4} \sim 10^{-4} \Omega$ cm $^{-1}$ と $10^4 \sim 10^4$ 俗も増加させることができることがわかった。

(8)

と、そこには結晶化した構造を見極めることがで まず、結晶学的には結晶構造を有しておらず、無 定形であるといえる。

また合存水素はASにおいて20モル%を有していたが、その量は減少し、0.1~5モル%程度しか 混入していなかった。このためESR の結果は不対 結合手を水素が中和したのではなく、Si同志が互 いに結合して中和したためと考えられる。

以上の特性よりいわゆるASの被膜が形成された 状態の格子間距離もランダムであり、またその位 置もランダムである構造に対し、自由エネルギの 安定なさらに熱エネルギ的に安定な箱晶構造とは 異なる第3の安定点を自由エネルギ的に有してい ものと想定される。第4回はこの関係を示した もので、構想は一般的なCOMPIGURATIONAL COODIS ATB(位相空間の座根) 縦軸は自由エネルギを示し ている。図面にて、AS(21)、(21')、SAS(22)、CS (23)と3つの状態を有し、SAS はASからCSになる ための準安定状態というよりも第3の安定状態で あることが到明した。

(10)

また、この第2回において基板温度を室温より200 で、400 でとすると、室温のグラフ(11)、(12)がそれぞれ3A/cm²または10²A/cm²の低い電液密度(11)において得ることができた。電流を加える時に局部的な光照射によるフォトキャリアを発生させること、またこの光スポットを走査(スキャン)させること、スキァンされた光路に従ってSASを作ることができることは本発明の特長である。またこの時、併せて加熱することにより熱励起を助長することは実用上無理なく、かつ広い領域に均一に電波を加えるためにきわめて有効であった。

この電流密度はこの面積における平均電流を意味する。その電極下の局部的に流れる領域の電流 密度を意味するため、その面積がime 以下の小面積のみでなく、10cm の如き大面積にも適用が可能である。

第1図においてはかくして電極(2) の直下の半 導体(20)がSAS となり、また領域(19)は下側電極 もないため、AS GRONNのASまたはASとSAS との混 在した半導体、領域(19') はAS GRONNの半導体と

(11)

間接遷移とは異なり、ASと同じく直接遷移であり 理想的な半導体構造をセミアモルファス半導体は 有していることが判明した。

(実施例2)

この実施例2は第5図にその秘密面図を示した MIS-FET に関するものである。

図画はSOS 型のもので、ガラス、セラミックまたはシリコン基板上に酸化膜を約 1 μの厚さに形成したいわゆる非結晶性変面を、有する絶縁基板(40)上にASの半導体層を形成し、さらにその一部を選択的にSAS とし、このSAS をHIS-FBT(41)として用い、またASをアンソレイション領域(46)、(46')として用いたものである。

即ち、実施例 1 にて示された方法により作製された $0.3 \sim 1$ μ m の厚さの4 S に対し変化珪素(42)を $0.2 \sim 0.5$ μ mの厚さに形成させ、マスク用被腰とした。この変化珪素は選択的に酸化性気体に対しマスク作用を有する被膜である。

次にASを酸化して理**置することにより、選択性** 酸化膜(49)を形成させた。 領域(20)の半導体との中間構造を有する。

この第1図はアモルファス珪素の場合であるが $Ge, GeSix(0< x<1), Sio_{z-x}(0< x<2), SiC_{1-x}(0< x<1), Sio_{z-x}(0< x<2)$ の如き化合物または混合物であっても同様に実施可能であり、本発明のいう半導体とは電流を抜し得る制限における半絶縁体をも含むことはいうまでもない。

かくしてASである珪素においてはキャリア移動 度が約300 人程度しかなかったが、 $1 \sim 50 \, \mu$ m と 10° 倍にもなり、単結晶の $1/10 \sim 1/1000$ にまで近づけることができた。

また電子線回新にてセミアモルファス半導体を調べたところ、原子間距離は建素において2.2 ~ 2.5 人であり、単結晶の2.3 人と機略一致していた。しかしその距離は必ずしも単結晶と同じく結晶性のダイヤモンド構造を有しておらず、ショートレンジオーダではダイヤモンド構造を少く有していた。

この格子歪のため、光の遷移は単結晶の珪素の

(12)

さらにこの後このマスク用被膜を除去し、再度 ASを高圧またはプラズマ酸化法によりゲイト絶縁 膜(42),(42')を50~100 人の厚さに形成した。さ らにゲイト電極(41).(41')をASまたはSAS として 形成した。特にSAS とする場合N型とするには導 電性金属であるSb、Aaを、またP型ではIn、Gaを 0.1 ~5モル%密加した。この後、この半導体層 をフォトエッチングをしてソース、ドレインの電 種リード(50).(50'),(50'') を作製した。この後 Nチャネル型HIS-PET の場合、Asをイオン注入法 によりソース(43),(43'), ドレイン(44),(44')の 領域にドープして作製した。 Vsuリード(50)に対 し出力(ドレイン) の電極リードはオーパーコー ト膜(層間総操膜)上に(48)として形成し、さら にパルス電流を実施例1に従って流し、チャネル 形成領域(45),(45')をSAS とし、同時にソース(4 3).(43')、ドレイン(44).(44')もSAS 化した。し かし、電流の流れない絶縁膜(49)の下側のAS(46)。 (48') はASとして残り、選択的にASとSAS とを図 一半導体層に作ることができ、SAS は半導体とし

(13)

て作用せしめASは実質的に絶縁体として作用せしめた。

ロード(41)' をディブレッション型にするため(41') のゲイトはII'型とし、ドライバ(41)のゲイトはIV 型とし、ドライバ(41)のゲイトはソース、ドレインの導電型とは異なるP'型とした多数キャリアを利用するDIS-PET の実施例を示している。

少数キャリアを用いる場合はNチャネルMIS-FE T においてはチャネル形成領域(45).(45')はP型としておくとよい。

この実施例はMIS-FET のインパータの例であるが、これを集積化し、またパイポーラ型のIC、SIT、IIL 等への本発明の応用も可能であり、その場合トランジスタ、ダイオード領域をSAS とし、周辺のアイソレイション領域の一部または全部をASとすればよい。

本発明によれば光及び電波を加えるだけで容易 にASからSAS にすることができるため伝導率の異 なる領域を簡単に形成させることができる。

よってアイソレーション領域を容易に形成させ

(15)

ることができる。

以上の説明より明らかな如く本発明のAst とSASとを同一半導体中に設けることは、その実施仕様であるMIS型光電変換装置、MIS-PEIを用いた集積回路、光メモリ等への応用が可能であり、さらに同一技術思想に基づく多くの応用が可能である。4. 歯面の簡単な説明

第1図は本発明の原理を説明する半導体装置の 縦断面図である。

第2回はその結果得られた電気伝導度を示して いる。

第3図はESR の結果である。


第4図は自由エネルギをAS.SAS,CS で示したものである。


第5図は本発明のHIS-FET をインパータ構造に て同一基板上に設けたものである。


人願出待幹


氏名 山 商 舜 平

(16)










図

図面の浄杏(内容に変更なし)



正 每(才式)

昭和62年 4月10日

面

特許庁長官 股

1.事件の表示

昭和61年特許顯第296166号

2.発明の名称

HIS 型半導体装置

8.補正をする者

事件との関係

人概出传钟

住所 東京都世田谷区北島山7丁目21番21号

氏名

4. 補正命令の日付

昭和62年 3月 4日

(発送日 昭和62年 3月31日)

5.補正により増加する発明の数 なし

6.補正の対象

顧客の発明者の福並びに図面の第5図。

7. 補正の内容

山騒者の発明者の傷を腐転の違う補正する。

凶関面の第5図の浄 ・別紙の遣う(内容に変 更なし)。



